


第九章 中央处理器(三)

秦磊华 计算机学院

9.5 硬布线控制器设计

指令操作码与寻址方式特征位

CONTENT







9.5 硬布线控制器设计


1. 控制器设计任务

设计功能部件，产生指令执行过程中所需要的控制信号



9.5 硬布线控制器设计

2. 传统时序硬布线控制器设计



$$C_n = \sum_{m,i,k,j} (I_m \cdot M_i \cdot T_k \cdot B_j)$$

指令
时间状态
寻址

时序产生器循环产生周期电位、节拍电位，供控制器对信号进行时间调制

2. 传统时序硬布线控制器设计

1) 三级时序硬布线控制器设计步骤


- (1) 分析数据通路，画指令周期流程图，明确各节拍控制信号
- (2) 设计时序发生器：根据机器周期、节拍划分构建时序状态图，设计时序电路
- (3) 找出同一微操作控制信号产生条件 ? 什么?
- (4) 写出各微操作控制信号的逻辑表达式
- (5) 对相关信号进行归并处理(可选项，根据需要执行)
- (6) 利用组合逻辑电路实现控制信号

9.5 硬布线控制器设计

2. 传统时序硬布线控制器设计

1) 三级时序硬布线控制器设计步骤

(1) 指令周期方框图




9.5 硬布线控制器设计

2. 传统时序硬布线控制器设计


1) 三级时序硬布线控制器设计步骤

(2) 设计时序发生器



2. 传统时序硬布线控制器设计


- 1) 三级时序硬布线控制器设计步骤
- (2) 设计时序发生器(同步)




9.5 硬布线控制器设计

2. 传统时序硬布线控制器设计

1) 三级时序硬布线控制器设计步骤




(2) 设计时序发生器(同步)



2. 传统时序硬布线控制器设计

- 1) 三级时序硬布线控制器设计步骤
- (2) 设计时序发生器(异步)







9.5 硬布线控制器设计

(2)设计时序发生器(异步)

2. 传统时序硬布线控制器设计

1) 三级时序硬布线控制器设计步骤



9.5 硬布线控制器设计

2. 传统时序硬布线控制器设计

1) 三级时序硬布线控制器设计步骤

- (3) 找出同一微操作控制信号产生条件
- (4) 写出各微操作控制信号的逻辑表达式

T1	PC _{out} , AR _{in} , X _{in}
T2	+4
T3	Z _{out} , PC _{in} , DRE _{in} , Read
T4	DR _{out} , IR _{in}

节拍	lw (5 cycles)	sw (5 cycles)	beq (5 cycles)	addi (3 cycles)	add (3 cycles)
M _{cal}	T1	RegR=0, R _{out} , X _{in}	RegR=0, R _{out} , X _{in}		
	T2	IR _{imm_{out}} , I _{imms} , Ads, ADD, Zin	IR _{imm_{out}} , I _{imms} , Ads, ADD, Zin	RegR, R _{out} , Ads, SUB, PSW _{in}	
M _{ex}	T1	Z _{out} , AR _{in}	Z _{out} , AR _{in}	PC _{out} , X _{in}	RegR=0, R _{out} , X _{in}
	T2	Read, DRM _{in}	RegR, DR _{in}	IR _{imm_{out}} , I _{imms} =0, Ads, ADD, Zin	IR _{imm_{out}} , I _{imms} , Ads, ADD, Zin
	T3	DRout, RegW=0, R _{in}	Write	Z _{out} , PC _{in}	Z _{out} , R _{in} , RegDst

$$IR_{imm_{out}} = (lw + sw) \cdot M_{cal} \cdot T2 + (addi + beq) \cdot M_{EX} \cdot T2$$


9.5 硬布线控制器设计

2. 传统时序硬布线控制器设计

1) 三级时序硬布线控制器设计步骤

(3)找出同一微操作控制信号产生条件

(4)写出各微操作控制信号的逻辑表达式



节拍	lw (5 cycles)	sw (5 cycles)	beq (5 cycles)	addi (3 cycles)	add (3 cycles)
M _{cal}	T1	RegR=0, R _{out} , X _{in}	RegR=0, R _{out} , X _{in}		
	T2	IR _{imm} _{out} , <u>l</u> _{imms} , Ads, ADD, Z _{in}	IR _{imm} _{out} , <u>l</u> _{imms} , Ads, ADD, Z _{in}	RegR, R _{out} , Ads, SUB, PSW _{in}	
M _{ex}	T1	Z _{out} , AR _{in}	Z _{out} , AR _{in}	PC _{out} , X _{in}	RegR=0, R _{out} , X _{in}
	T2	Read, DRM _{in}	RegR、DR _{in}	IR _{imm} _{out} , <u>l</u> _{imms} =0, Ads, ADD, Z _{in}	IR _{imm} _{out} , <u>l</u> _{imms} , Ads, ADD, Z _{in}
	T3	DRout, RegW=0, R _{in}	Write	Z _{out} , PC _{in}	Z _{out} , R _{in} , RegDst
					Z _{out} , RegW、R _{in}


$$Ads = (lw+sw +beq) \cdot M_{cal} \cdot T2 +(addi + beq+add) \cdot M_{EX} \cdot T2$$

9.5 硬布线控制器设计

2. 传统时序硬布线控制器设计


1) 三级时序硬布线控制器设计步骤

(6) 利用组合逻辑电路实现



9.5 硬布线控制器设计

3. 现代时序硬布线控制器设计



操作控制信号仅仅与
状态寄存器现态有关

这跟成了什么?

3. 现代时序硬布线控制器设计

1) 现代时序硬布线控制器设计步骤

(1) 分析数据通路，画出指令周期流程图，明确各节拍控制信号

(2) 绘制指令执行状图

(3) 构建状态转换表

(4) 实现有限状态机逻辑电路

(5) 利用组合逻辑电路产生控制信号

(1) 分析数据通路，画指令周期流程图，明确各节拍控制信号

(2) 设计时序发生器：根据机器周期、节拍划分构建状态图，设计时序电路

(3) 找出同一微操作控制信号产生条件

(4) 写出各微操作控制信号的逻辑表达式

(5) 对相关信号进行归并处理

(6) 利用组合逻辑电路实现

9.5 硬布线控制器设计

3. 现代时序硬布线控制器设计


1) 现代时序硬布线控制器设计步骤

(1) 分析数据通路，画出指令周期流程图，明确各节拍控制信号

(2) 绘制指令执行状图

说明lw
说明sw

执行序列没有分支



PC _{out} 、AR _{in} 、X _{in}
Read , DRM _{in} , Ads=0 , ADD, Z _{in}
Z _{out} 、PC _{in}
DR _{out} 、IR _{in}

节拍	lw (5 cycles)	sw (5 cycles)	beq (5 cycles)	addi (3 cycles)	add (3 cycles)
T1 S ₄	RegR=0, R _{out} , X _{in}	S ₉ RegR=0, R _{out} , X _{in}	S ₁₄ RegR=0, R _{out} , X _{in}		
T2 S ₅	IR _{imm_{out}} , I _{imms} , Ads, ADD, Z _{in}	S ₁₀ imm _{out} , I _{imms} , Ads, ADD, Z _{in}	S ₁₅ egR, R _{out} , Ads, SUB, PSW _{in}		
T1 S ₆	Z _{out} 、AR _{in}	S ₁₁ Z _{out} 、AR _{in}	S ₁₆ PC _{out} 、X _{in}	S ₁₉ RegR=0, R _{out} , X _{in}	S ₂₂ RegR=0, R _{out} , X _{in}
T2 S ₇	Read , DRM _{in}	S ₁₂ RegR、DR _{in}	S ₁₇ IR _{imm_{out}} , I _{imms} =0, Ads , ADD, Z _{in}	S ₂₀ IR _{imm_{out}} , I _{imms} , Ads, ADD, Z _{in}	S ₂₃ egR, R _{out} , Ads, ADD, Z _{in}
T3 S ₈	DRout , RegW=0 , R _i	S ₁₃ Write	S ₁₈ Z _{out} , PC _{in}	S ₂₁ Z _{out} , R _{in} , RegDst	S ₂₄ Z _{out} 、RegW、R _{in}

9.5 硬布线控制器设计

3. 现代时序硬布线控制器设计


1) 现代时序硬布线控制器设计步骤

(2) 绘制指令执行状图

(3) 构建状态转换表

现态	lw	sw	beq	add	addi	equal	次态
S0	x	x	x	x	x		S1
S1	x	x	x	x	x		S2
S2	x	x	x	x	x		S3
S3	1						S4
S3		1					S9
S3			1				S14
S3				1			S19
S3					1		S22
S4							S5

合并步骤？建议：
状态没有
减少，还增加
了判断
(多了一列)




是否所有指令执行阶段都采用完全
不同的状态路径？

9.5 硬布线控制器设计

3. 现代时序硬布线控制器设计

(2) 绘制指令执行状图

(3) 构建状态转换表




取指令周期状态	现态	lw	sw	beq	add	addi	Equal	次态
	S0	x	x	x	x	x	x	S1
	S1	x	x	x	x	x	x	S2
	S2	x	x	x	x	x	x	S3
	S3	1						S4
	S3		1					S9
	S3			1				S14
	S3				1			S19
	S3					1		S22
	S4	x	x	x	x	x	x	S5
	S5	x	x	x	x	x	x	S6
	S6	x	x	x	x	x	x	S7
	S7	x	x	x	x	x	x	S8
	S8	x	x	x	x	x	x	S0
	...							...
	S15						1	S16
	S15						0	S0
	S16							S17

9.5 硬布线控制器设计

3. 现代时序硬布线控制器设计

(4) 实现有限状态机逻辑电路

1) 现代时序硬布线控制器设计步骤



9.5 硬布线控制器设计

3. 现代时序硬布线控制器设计


1) 现代时序硬布线控制器设计步骤

(4) 实现有限状态机逻辑电路

实现该状态机的同步时序电路该选择什么类型?

Moore or Mealy ?

摩尔 (与输入无关)




9.5 硬布线控制器设计


3. 现代时序硬布线控制器设计

1) 现代时序硬布线控制器设计步骤

(5) 利用组合逻辑电路产生控制信号

操作控制信号仅仅是状态的函数





第三部分完